在无线通信系统中,锁相环型频率合成器在射频接收机中提供接收机变频所需的本振信号,并根据信道规划产生不同的中心频率,起着非常重要的作用,随着无线通信技术越来越高的要求,现在的锁相环芯片向着频率高、频带宽、集成度大、功耗低、价格低廉、功能强大等方向发展,而电荷泵锁相环CPPLL(Charge-Pump PLL)具有低功耗、高速度、低抖动、静态相位误差近似为零等优点,广泛应用在频率综合、时钟处理等方面,已经成为当前锁相环研究的热点[1-3]。合理选取CPPLL的环路参数使锁相环快速稳定的锁定,并实现低相位噪声和低参考杂散是实现高性能CPPLL的难点之一。

1 电荷泵锁相环的组成

CPPLL一般由鉴频/鉴相器PFD(Phase Frequency Detector)、电荷泵CP(Charge Pump)、低通滤波器LPF(Loop Pass Filter)、电压控制振荡器VCO(Voltage Control Oscillator)及分频器组成[4-5]。在锁相环设计时,环路带宽通常远小于参考频率,而VCO的振荡频率在大的分频比时是参考频率的上千倍,锁相环电路级的瞬态仿真是一个非常缓慢的过程,需要花费大量的时间和资源,因此基于数学模型的行为仿真对锁相环的动态特性进行分析得到了广泛的应用,这样极大的加快了仿真速度[6]。通常用于对锁相环动态特性进行分析的平台有MATLAB加Simulink、VHDL-AMS、MATLAB加C语言以及ADS等这些综合EDA设计软件都提供了锁相环动态模型的行为仿真工具,但采用 MATLAB 加Simulink的方法对锁相环的动态模型进行行为分析简便易行,根据电荷泵锁相环结构,在Simulink中建立的三阶CPPLL行为模型示意图如图1所示。

老庄道家文化的发祥地——涡淮河流域，形成了以亳州为中心的浓厚的道家文化圈，传承积淀着中国优秀的传统文化。老庄思想、曹魏文化、养生文化等悠久灿烂，内涵丰实，影响深远，同时亳州也是中医药文化的发祥地，位居中国四大药都之首。亳文化的译介与国际传播是亳州地方文化产业发展的需要，是亳州文化产业发展壮大走向世界，世界了解亳州和亳文化的重要窗口。

图1中环路滤波器采用了二阶无源的低通滤波器结构,由电容C1与电阻R1串联,然后与电容C2并联,C1产生了环路的第一个极点,电容C2用来减少环路控制电压的纹波和产生第二个极点[6-7]。图1中基本环路参数是参考频率fref,电荷泵电流Icp,分频器的分频比N,环路带宽fω,VCO的参数主要是自由振荡频率fr和增益系数Kv[7]。根据图1的环路结构,可比较容易的得到环路滤波器的传输函数及该三阶锁相环的开环传输函数,从而可以求得环路的增益临界频率及开环的相位裕量。为了确保环路稳定,通常环路的相位裕度在30°至60°之间[8-9]。增益系数KV设计为160 MHz/V,分频比N=1 036,Icp为1 mA。对于一般的通信系统,给出的VCO的相位噪声指标一般偏离载频600 kHz或者1 MHz处1 Hz带宽内的相位噪声,环路带宽设计为1 MHz处的十分之一,fω=100 kHz,为达到相位裕度为50°,将图1中的分频器断开,使锁相环路处于开环状态,进行频率仿真,得到分频器输出的伯德图,优化低通滤波器的元件参数满足相位裕度的要求,环路参数的设置及优化实现的二阶低通滤波器的元件参数如表1所示[10]。

乔瞧把鞋踢了，就要朝水里跳，秀容月明叫了声“别忙，我先下去”。秀容月明自幼练武，身子健壮，不怕冷。他下了水，把手伸给乔瞧：“我拉着你，你慢点下来。”

参考文献:

通过对加强临床检验质量控制的研究,我们可以发现,该项工作理想效果的取得,有赖于对其多项影响因素与关键环节的充分掌控,有关人员应该从客观实际出发,充分利用既有优势资源与条件,研究制定最为符合实际的临床检验实施方案。

[10] Xu X L,Liu H H,Tan W F. Parameters Design of 1.25 GHz Low Jitter Charge Pump PLL[C]//Electric Information and Control Engineering,2011,44(6):3418-3421.

图1 CPPLL在Simulink仿真环境中的行为模型

表1 三阶锁相环路的环路参数

Kv/(MHz/V)Icp/mAfref/MHzNfω/kHzϕ/(°)C1/pFC2/pFR1/kΩ1601410361005023724435．1

图2 采用二阶LPF时VCO的控制电压

图3 三阶LPF的结构

表2 四阶锁相环路的环路参数

Kv/(MHz/V)Icp/mAfref/MHzNfω/kHzϕ/(°)C1/pFC2/pFR1/kΩC3/pFR2/kΩ1601410361005023724435．1346．9

将环路连接成闭环,再次仿真得到的低通滤波器的输出电压Vtune波形如图4所示,从图4可以看出,该控制电压的纹波在稳定后已经得到很好的抑制,并且图4给出了其他参数保持不变的情况下,VCO控制电压随电荷泵电流Icp变化的情况,图5给出了在环路参数KV、N及Icp不变的情况下相位裕度φ对VCO控制电压的影响。

图4 电荷泵电流对VCO控制电压的影响

图5 相位裕度对VCO控制电压的影响

[3] Silver J,Sankaragomathi K,Otis B. An Ultra-Low-Voltage all Digital PLL for Energy Harvesting Applications[C]//Proc 40th Eur. Solid State Circuits Conf(ESSCIRC),2014:91-94.

2 电路设计

借鉴MC4044数字式鉴频鉴相器的结构,PFD设计采用由9个与非门构成的下降沿触发的数字鉴频鉴相器结构,该结构简单,在±360°的相差范围内有一致的相差转换特性,并且对信号占空比不敏感,特别适用于频率高的情况,电路结构如图6所示。由于电荷泵采用两对差分输入,所以该结构采用传输门和反相器产生两对差分信号。VCO由LC频率调谐回路和提供负反馈电阻的交叉耦合互补差分对管组成。交叉耦合的互补差分对管产生的负阻用来抵消LC谐振回路的损耗;LC频率调谐回路由在片集成的平面螺旋差分电感、累积型MOS变容管和固定高Q值MIM电容组成[9]。平面螺旋差分电感参数为金属线宽8 μm,金属线间距1.5 μm,电感内径30 μm,匝数为3,选取的原则是要求该电感在4 GHz附近有最大的Q值,约为10,电感感值约为2.4 nH。采用累积型MOS变容管变容范围为0.3 pF～0.68 pF。

图6 PFD电路图

图7 VCO电路图

图8 差分CP结构

电荷泵采用如图8所示差分结构,并且引入单位增益放大器使两支路的共模电平保持相同,避免了电荷共享问题[12]。电荷泵设计时尽量提高参考电流,增加电流匹配,减小漏电流、时间失配和PFD导通时间,可以减小相位差,从而减小PLL输出信号杂散。

3 稿件在3个月内(以稿件回执日期计算)给予回复审稿意见。若6个月后编辑部未与作者联系，请自行处理稿件。

3 电路测试

下分频模块中的可编程分频器利用Synopsys的VLSI设计工具Apollo,以CMOS标准单元库来完成电路的布局,最终以SMIC 0.18 μm混合信号CMOS工艺实现。CPPLL电路采用SMIC公司0.18 μm混合信号与射频1P6M CMOS工艺流片,芯片照片如图9所示,芯片面积675 μm×700 μm。采用表2中优化的三阶环路滤波器的元件参数,芯片进行了键合,键和的照片如图10所示。

图9 CPPLL的芯片显微照片

如图2所示，在铣床上装夹夹具的定位方式完全同铣床夹具。此工序需在夹具体和压盖上钻φ20的孔。满足以下要求：紧固螺杆3必须穿过压盖2和工件4到底座1的位置。工件材料为Q235A钢，产量N=1件，需设计孔为15-φ5的专用夹具。

图10 芯片键和照片

图11 CPPLL的相位噪声

图12 CPPLL的输出频谱

表3 性能比较

性能参数本文文献[2]文献[3]文献[7]文献[12]CMOS工艺0．18μm0．13μm65nm65nm65nm频率/GHz4．1440．4～0．4332～2．085．495．96相位噪声/dBc@1MHz-127-91．5-102-106-98参考杂散/dB-70-38．3N/A-65-71版图/mm20．4730．07360．5520．780．74VCO类型LC环形LCLCLC

4 结论

拣货员是采用声控进行拣货，按照系统所给的数据来进行人工拣货，每拣完一条路线就组成一个板，然后贴上标签，但由于是人工拣货，难免也会犯错，有时会少拣、多拣、拣反、拣错等问题，出现实货与系统信息不一致的现象，最后导致一定量的损失。

The Characteristics and Development Strategies of Xingtai Cultural Tourism Resources______________________________ YANG Liang,ZHANG Xiulan 38

[1] Srikanth Gondi,Behzad Razavi. Equalization and Clock and Data Recovery Techniques for 10-Gb/s CMOS Serial-Link Receivers[J]. IEEE Journal of Solid-State Circuits,2007,42(9):1999-2011.

[2] Chen W H,Loke W F,Jung B. A 0.5-V,440-μW Frequency Synthesizer for Implantable Medical Device[J]. IEEE Journal of Solid-State Circuits,2012,47(8):1896-1907.

图4中可得出当Icp较小时,环路的稳定时间较长,但是环路的稳定性较高;Icp电流较大时,环路的稳定时间缩短,但是环路的稳定性有所下降。所以Icp取得过大,容易引起环路的不稳定,导致自激的产生,而且大电流电荷泵的充放电电流难以实现匹配设计。因此电荷泵电流的数值应在保持环路稳定的前提下,尽可能的提高,以缩短环路的稳定时间,综合考虑,本次设计Icp选定为1 mA。图5中可得出,当相位裕度较大时,环路的稳定时间缩短,但是环路的稳定性有所下降,环路的相位裕度并不是设定的越大愈好[11]。

[4] David Gaied,Emad Hegazi. Charge-Pump Folded Noise Cancelation in Fractional-N Phase-Locked Loops[J]. IEEE Transactions on Circuits and Systems II:Express Briefs,2014,61(6):378-382.

[5] Wu T,Hanumolu P K,Mayaram K,et al. Method for a Constant Loop Bandwidth in LC-VCO PLL Frequency Synthesizers[J]. IEEE Journal of Solid-State Circuits,2009,44(2):427-435.

VCO的控制电压在0.3 V～1.5 V时,测量的VCO振荡频率为3.98 GHz～4.3 GHz,电压控制灵敏度近似为160 MHz/V。将环路闭合,接入4 MHz的参考频率,利用双踪示波器测量参考信号与分频器的输出信号,当两路信号频率与相位都相等时说明频率合成器已进入锁定状态,电路设计的分频比N为1 036,锁定状态下的VCO输出频率为4 MHz×1 036,即4.144 GH。为了测量VCO的输出,将VCO的输出经过一个4分频电路,分频器首先起到了缓冲电路的作用,其次也可以验证分频比的正确性。图11给出了该锁定状态下用安捷伦e4440a频谱仪测到的输出信号的相位噪声曲线,显示的中心频率为1.036 GHz,说明电路工作正常,测试结果显示,相位噪声约为-120.5 dBc/Hz@100 kHz及-127.5 dBc/Hz@1 MHz 处。测量的输出频谱如图12所示,从图中可以得到锁定状态下的输出的杂散较少,实现的参考杂散大约为-70 dB。整个频率合成器在1.8 V供电时,消耗的核心电流约为13 mA。本文实现的结果与参考文献的比较如表3所示。

[6] Chin-Cheng Kuo,Meng-Jung Lee,Chien-Nan Liu,et al. Fast Statistical Analysis of Process Variation Effects Using Accurate PLL Behavioral Models[J]. IEEE Transactions on Circuits and Systems I:Regular Papers,2009,56(6):1160-1172.

[7] Ikeda S,Kamimura T,Lee S,et al. A Sub-1 mW 5.5-GHz PLL with Digitally-Calibrated ILFD and Linearized Varactor for Low Supply Voltage Operation[C]//Proc IEEE Radio Freq Integr Circuits Symp(RFIC),2013:439-442.

[8] Yoshimura T,Iwade S,Makino H,et al. Analysis of Pull-in Range Limit by Charge Pump Mismatch in a Linear Phase-Locked Loop[J]. IEEE Transactions on Circuits and Systems I:Regular Papers,2013,60(4):896-907.

[9] Chia-Yu Yao,Chin-Chih Yeh. An Application of the Second-Order Passive Lead-Lag Loop Filter for Analog PLLs to the Third-Order Charge-Pump PLLs[J]. IEEE Transactions on Industrial Electronics,2008,55(2):972-974.

采用MATLAB加Simulink的方法建立了电荷泵锁相环的动态模型,分析了电荷泵锁相环中电荷泵电流、相位裕度及环路带宽对环路控制电压和相位相位影响,围绕低相位噪声和低参考杂散设计了锁相环各单元电路结构,利用优化的电路参数,完成了一个基于SMIC 0.18 μm混合信号与射频1P6M CMOS工艺的4 GHz电荷泵锁相环的设计,并完成了电路测试,测试性能优良。

将环路连接成闭环,瞬态仿真得到的低通滤波器的输出电压Vtune,即VCO的控制电压的波形如图2所示,从图2可以看出,二阶无源低通滤波器输出的Vtune纹波较大,为了降低纹波可采用如图3所示三阶无源低通滤波器,环路参数设置和优化目标不变,环路参数的设置及优化实现的三阶低通滤波器的元件参数如表2所示。

[11] 潘姚华,黄煜梅,洪志良. 一个6 GHz宽带低相位噪声CMOS LC VCO[J]. 固态电子学研究与进展,2011,31(5):478-483.

[12] Sho Ikeda,Sang_yeop Lee,Hiroyuki Ito,et al. A 0.5 V 5.96-GHz PLL With Amplitude-Regulated Current-Reuse VCO[J]. IEEE Microwave and Wireless Components Letters,2017,27(3):302-304.

库尔德人分布在土耳其、伊拉克、叙利亚、伊朗、亚美尼亚等国交界处，人口总数约3000万。“库尔德斯坦”位于地缘板块的中心，又是中东地区海拔最高的山地高原，在区位和地势上形成对上述地区的地缘压制，可以封锁俄罗斯经高加索进入中东的战略通道。如果“库尔德斯坦”独立，被大国势力控制，将对周边各国尤其是土耳其构成致命威胁。近百年来，库尔德人一直极力追求民族独立，但遭到土耳其、伊拉克和伊朗等国的强力打压，尤其是伊拉克萨达姆政府更甚。

卢 飒(1971-),女,汉族,浙江台州人,硕士,副教授,主要从事集成电路设计、检测技术及自动化研究,lusa@cjlu.edu.cn;

李丽欣(1997-),女,汉族,四川乐山人,硕士研究生,主研模拟集成电路设计研究,2995716979@qq.com;

吴秀山(1974-),男,汉族,山东莱芜人,博士,副教授,硕士生导师,主要从事射频集成电路设计及射频前端系统集成,wuxiushan@cjlu.edu.cn;

韩建强(1970-),男,汉族,陕西西安人,博士,教授,硕士生导师,主要从事微细加工技术与微型传感器研究,hjqsmx@163.com。