24进制计时计数电路的设计是数字电子技术时序逻辑电路设计中非常重要的一部分，它对于正确理解常用中规模集成计数器的功能起着至关重要的作用.但集成计数器的功能及使用方法较为抽象，仅靠纯粹的理论讲解，学生很难理解，而且一般实验课时偏少且滞后，不能很好地对课堂知识进行及时的验证和利用.课堂教学中，引入Multisim12进行电路的设计仿真，可以增强学生的学习兴趣，提高学习数字电路的积极性，加深学生对数字电路中集成计数器器件以及构成任意进制计数器电路设计方法的理解.

1 整体清零法构成24进制计数电路

数字钟的设计是数字电路的一个重要应用，其中24进制(一天24小时)计时电路是构成数字钟的重要组成部分. 24进制计时电路的构成方法可以分为两大类:一是整体清零法；二是整体置数法.所谓整体清零法，是首先将两片N进制的计数器按最简单的方式接成一个大于M进制(要构成的计数器的计数进制为M)的计数器，然后在计数器计为M状态时译出清零信号，将两片N进制的计数器同时清零. 而整体置数法是首先需将两片N进制计数器用简单的连接方式接成一个大于M进制的计数器，然后在M状态到来时译出置数信号，将两片N进制计数器同时置入适当的数据，跳过多余的状态，从而获得M进制的计数器[1].

为了使学生更好的学习进制数比较大的任意进制计数器的设计，本教学设计中采用两片74HC161(16进制的计数器)来完成.

子宫常见疾病良性病变超声表现可归纳为：病灶内部和周边没有造影剂填充，低填充病灶血供不充分，血流稀疏，没有扭曲、粗大血管；高填充病灶血供较充分，一般为结节状、团块状增强或整体性增强；造影剂充盈模式呈周围充盈型，TIC曲线形态为“速升缓降”型，波峰圆钝[5]。恶性病变超声表现可归纳为：填充较为迅速，外周和内部基本同步；有粗大扭曲血管出现，先出现一支或者几支粗大扭曲血管，然后以血管为中心，向周围迅速填充；造影剂充盈模式呈快速整体充盈型，TIC曲线形态为“速升速降”型，波峰尖锐。

1.1 构成方法

首先采用同步预置数法[2](令LOAD1=(Q13Q10)′，D13D12D11D10=0000)将低位片74HC161构成十进制计数器，然后令EP2=ET2=(LOAD1)′=((Q13Q10)′)′，即利用低位片构成十进制之后的进位端取非之后去控制高位片的功能转换端EP2、ET2来完成两片之间的逢十进一，最后利用CLR2 = CLR1 = (Q21 Q12 )′(即当Q23 Q22 Q21 Q20 Q13 Q12 Q11 Q10 = 0010 0100时，两片计数器同时清零)整体清零法来构成24进制计数计时电路.

1.2 整体清零法电路的Multisim12电路仿真

同样在两片74HC161的时钟输入端加入XFG1信号源，选择方波信号.计数器的输出Q端分别都接到LED显示模块和逻辑分析仪Logic Analyze 的输入端.仿真电路图如图3所示.

  

图1 整体清零法构成的24进制计时电路仿真图

  

图2 整体清零法构成的24进制电路仿真波形图

从图1和图2中的仿真数据得知，该电路构成的是24进制计时计数电路，计数范围是00～23，当计数计到24(0010 0100)时，CLR2=CLR1=0，计数器的输出端立刻整体清零，由于状态0010 0100持续的时间非常短暂，波形图中看不到这个状态的存在，所以不能算作一个稳定的状态.

2 整体置数法构成24进制计时电路

2.1 构成方法

在利用整体置数法设计该电路时，学生通常会犯如下的错误：令EP2=ET2=((Q13Q11)′)′,即当低位片采用清零法构成十进制时，应该逢十进一，但由于当低位片的输出端为1010时，清零端有效，输出端立刻清零Q13 Q12 Q11 Q10 = 0000.此时，高位片的功能转换端EP2、ET2并没有变成高电平，因此未能做到逢十进一，即无法构成24进制计时电路. 用Multisim12软件仿真的波形图如图4所示. 仿真图中从上到下依次是Q10 Q11 Q12 Q13 Q20 Q21 Q22 Q23 EP2 的波形图，从波形图中可以看到，当Q10Q11Q12Q13=1001时(1010状态因为持续的时间极短，波形图中无法观察到)，此时低位片清零，但EP2一直是低电平，高位片无法计数.有了设计系统的仿真波形图，学生们就可以非常清楚地知道这样设计的错误所在了.

2.2 整体置数法电路的Multisim仿真

为了使学生更形象直观地观察到设计的结果[3,4]，在Multisim12仿真电路图中加上时钟信号源XFG1，选择信号的种类为方波，频率可以选择1Hz或10Hz，在计数器电路的输出端加上带译码功能的LED显示模块.另外为了更清楚地观测到各个输出端波形变换以及与时钟输入信号的关系，在两片计数器的输出端增加一个逻辑分析仪Logic Analyzer—XLA1，仿真电路如图1所示. 电路的仿真波形图如图2所示.

  

图3 整体置数法构成的24进制计时电路

前面两种方法都是两片74HC161采用同步时钟方式构成的24进制计时电路，也称之为并行方式.另外我们还可以采用异步时钟的方式来构成，又称之为串行方式.首先采用置数法使LOAD1 = (Q13 Q10 )′，将低位片计数器构成十进制计数器，然后高位片74HC161的时钟输入端CLK2 = (LOAD1 )′ = ((Q13 Q10 )′)′构成异步时序的方式，最后令CLR2 = CLR1 = (Q21 Q12 )′进行整体清零构成24进制，仿真电路图如图5所示.

图5是掺量0.5%的3种不同粒径微胶囊的自修复试样在最大抗压强度的60%下预压损伤后在室温下养护龄期不同时的强度修复率。从图 5可以明显看出，强度修复率随养护龄期的增长而明显增加，当养护龄期超过 7 d 后，强度修复率仍呈现出增加趋势，但强度已经不再明显增长。由此可以推断出，养护龄期在3～7 d内，强度修复率最高，养护龄期超出一定的范围，修复剂已经大量固化，强度修复率逐渐降低。

因为整个电路的设计要采用整体置数法，所以低位片的74HC161要构成十进制计数器只能采用清零法来构成.令低位片计数器的CLR1 = (Q13 Q11 )′，即当Q13 Q12 Q11 Q10 = 1010时，CLR1=0，输出端立刻清零，1010这个状态持续的时间非常短暂不能算作一个稳定的状态，因此可以构成十进制；然后利用低位片构成的十进制计数器的进位端(注意不是RCO)去控制高位片的功能转换端，即EP2=ET2=Q13Q10；最后利用两片74HC161的同步预置数端LOAD1 = LOAD2 = (Q21 Q11 Q10 )′,当计数计到0010 0011(即23)时整体置入0000 0000构成24进制计时电路.

  

图4 整体置数法设计中EP2、ET2错接时的仿真波形图

3 异步时钟方式构成24进制计时电路

从仿真结果可知，该电路和整体清零法电路一样依然是有24个稳定的状态，构成了24进制计时计数器. 但和整体清零法构成的电路相比，多使用了一个二输入与门芯片74HC08，整体置数端的驱动电路采用的是三输入或四输入的与非门，电路不够简洁.

三是磷复肥产销会等需求。2018年中国磷复肥产销会将于11月9-11日在浙江宁波举行。这不仅标志着复合肥后续销售有望明朗化，更将给尿素带来新的需求预期。回顾近段时间，国内多数复合肥企业遭遇销售瓶颈，预收打款压力较大。这也直接导致上游尿素工业需求疲软，贸易商方面也谨慎对待为复合肥企业的供货风险。言尽于此，多说无益，磷复肥会议暂且值得一等。

  

图5 24进制计时电路的异步构成法

在异步构成24进制计时电路的仿真波形图6中，最下方序号为4的波形图是CLK2的波形，当Q13 Q12 Q11 Q10 = 1001时，CLK2=1,当CLK2下降沿到来时逢十进一，高位片的74HC161开始计数.

(1)多糖含量的测定:多糖含量采用参照苯酚-硫酸法测定[9]。分别取0.2 mg/mL葡萄糖标准溶液0.4、0.6、1.0、1.4、1.6 mL于试管中,以蒸馏水补足2.0 mL,空白对照组加入2.0 mL蒸馏水,然后分别加入1.0 mL 6%的苯酚溶液,5 mL浓硫酸,静置20 min,在沸水浴中加热15 min,静置1 h,用紫外-可见分光光度计在490 nm波长处测定吸光度,用Excel软件进行直线回归分析,以葡萄糖浓度为x,吸光度为y,绘制标准曲线。

  

图6 异步构成24进制计时电路的仿真波形图

在异步时钟设计的过程中，学生通常会犯如下的错误：令CLK2 = (Q13 Q10 )′，当Q13 Q12 Q11 Q10 = 1001时，同时CLK2下降沿到来，高位片计数，如图7所示.导致状态转换如图8所示. 虽然构成的也是24进制，但是计时的过程中出现了错误，例如：08的下一个状态变成了19.

  

图7 异步时钟24进制计时电路的一种错误接法

  

图8 错误接法的异步24进制计时电路的状态转换图

4 结束语

本文利用Mulitisim12仿真软件对24进制计时计数电路采用不同的方法进行了设计、仿真及分析，使学生很好的掌握了利用多片集成计数器来构成计数进制比较大的任意进制计数器的方法，并借助于仿真波形图让学生深刻理解74HC161的同步预置数端LOAD和异步清零端CLR的含义及不同的使用方法.另外，Mulitisim12仿真软件中的信号发生器、逻辑分析仪等各种仪表的充分使用，可以将抽象的问题直观化，有效地改变了数字电路课堂教学中学生学习兴趣不高的状态，很好地提高了教学效果.

参考文献：

[1]阎石.数字电子技术基础[M]. 北京：高等教育出版社，2006.

[2]赵秀华，孙辉.电工电子技术基础[M]. 北京：国防工业出版社，2012.

[3]王世福，李淑娟，童艳荣. Multisim 在理想运算放大器教学中的应用[J].电气电子教学学报，2017，39(3)：144-147.

[4]褚丽娜，左宪章，李伟. Multisim12 在失真教学中的应用[J].电气电子教学学报，2014，36(4)：107-110.

[5]袁占生，郑文杰，秦德兴. “数字电路与逻辑设计”课程教学改革与实践[J].电气电子教学学报，2017，39(3)：95-97.